DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

03248753 **Image available**

THIN FILM SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.: PUBLISHED:

02-224253 [JP 2224253 A] September 06, 1990 (19900906)

September 06

INVENTOR(s): KO CHIYUUKOU AOYAMA TAKASHI

ANDO HIDEMI

KONISHI NOBUTAKE

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP (Japan)

APPL. NO.: 01-042993 [JP 8942993] FILED: February 27, 1989 (19890227)

INTL CLASS: [5] H01L-021/336; H01L-021/268; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)
JAPIO KEYWORD:R002 (LASERS)

JOURNAL: Section: E, Section No. 1004, Vol. 14, No. 528, Pg. 144,

November 20, 1990 (19901120)

ABSTRACT

PURPOSE: To reduce the process number by making a protective film and a gate insulating film of the same film.

CONSTITUTION: After piling amorphous silicon films 2 on a glass substrate 1, this silicon film 2 is cut into islands by a hot etching process. Then, oxide silicon films 3 are deposited on this silicon film 2 and excimer laser light 4 having the wavelength of 308nm is irradiated from above the oxide film 3 to anneal the amorphous silicon film 2. That is, the silicon oxide film 3 is used as a protective film for laser light irradiation, later, a gate electrode 34 is provided on the insulating film 3 for using the silicon oxide film 3 in a laser irradiation region as a gate insulating film as it is. Thereby, the process can be reduced.

DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

008429118 **Image available**

WPI Acc No: 1990-316119/199042

Mfr. of thin-film FET - forms gate insulation film by annealing silicon oxide film on semiconductor film by irradiation with light beam

NoAbstract Dwg 1/2

Patent Assignee: HITACHI LTD (HITA)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No

Kind Date Week 19900906 JP 8942993 19890227 199042 B Α

Priority Applications (No Type Date): JP 8942993 A 19890227

Title Terms: MANUFACTURE; THIN; FILM; FET; FORM; GATE; INSULATE; FILM;

ANNEAL; SILICON; OXIDE; FILM; SEMICONDUCTOR; FILM; IRRADIATE; LIGHT; BEAM; NOABSTRACT

Derwent Class: L03; U11

International Patent Class (Additional): H01L-021/33; H01L-029/78

File Segment: CPI; EPI

⑱日本国特許庁(JP)

10 特許出顧公開

♥公開特許公報(A)

平2-224253

@Int. Cl. 3

識別記号

庁内整理番号

❸公開 平成2年(1990)9月6日

H 01 L

7738-5F

8624-5F H 01 L 29/78

3 1 1 審査請求 未請求 請求項の数 4 (全4頁)

会発明の名称 薄膜半導体装置の製造方法

> 20:5 頁 平1-42993

Z

頁 平1(1989)2月27日 29出

②発明者

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

@発 明 者

灰域県日立市久慈町4026番地 株式会社日立製作所日立研 降 究所内

英美

灰城県日立市久慈町4026番地 株式会社日立製作所日立研 **杂**所内

79発明者 切出 顋 人 株式会社日立製作所

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 究所内 東京都千代田区神田駿河台 4 丁目 6 番地

79代 理 人 弁理士 小川 勝男 外2名

1、発明の幺集

・薄膜半導体装置の裏遊方法

2. 特許請求の婚職

1.絶縁基板上に形成される薄膜半導体装置の製 遺方法において、華麗半導体装置を形成する半 導体膜の上にシリコン酸化膜を形成した後。 そ の顔を通して、光を照射して、半導体膜をアニ ールし、光風射領域のシリコン酸化膜をそのま まゲート絶象機にすることを特徴とする寒腹半 導体装置の製造方法。

2 、 絶職基板上に形成される薄頭半導体装置を展 逸する方法において,建議半導体装置を形成す る半寒体度の上に、厚さが1000人以上。 2 000人以下の範囲でかつ。 脈射する光の波長 を入としたときに、腹厚が

-x n ± 2 0 0 Å (n = 1,2,3, ...)

となるようにシリコン酸化膜を形成した後、そ の概を通して曽記紋長入の光を成射して、半導 体質をアニールし、光度対領域のシリコン酸化

裏をそのままゲート絶撃膜にするとことを特徴 とする薄膜半導体装置の製造方法。

3 . 糖業基根上に形成される薄膜半導体装置を異 激する方法において, 薄膜半導体装置を形成す る半導体器の上に、厚さ1300人以上、17 00 A以下のシリコン酸化腐を形成した後,そ の額を通して波長308ヵmの光を原射して半 **遂体裏をアニールし,光照射領域のシリコン策** 化膜をそのままゲート絡縁膜として使用するこ とを特徴とする薄膜半導体装置の製造方法。

4.請求項2において,上記半導体膜をシリコン 膜にすることを特徴とする薄膜半導体装置の製 造方法.

3.発明の詳細な説明

[産業上の利用分野]

本井明はエネルギビームを用いた澤瀬半導体袋 置の製造方法に張り、特にレーザアニールなどに おける光プロセスに囲する。

(従来の技術)

使来は特別昭62~2068 13 今公領に記載のよう

特朗平2-224253 (2)

に、寒臓トランジスタの半寒体層をピームアニールで移動温化する当り、空気中の不純物が混入しないように平穏体層に保護(気を放けて行っていた。 この心臓がある。この説は無な放大して、ゲート地蔵 関を致けて、ゲート臓を形成する。この訓、保護 低の特性として、

- ① エネルギービームの透過性が良いこと。
- の エネルギーピームに対して、反射防止の役目になること。
- ⑤ 再結晶化すべき半端体層の物質とヌレが良いこと。
- ⑤ アニール後に容易に無去出来ること。 が要求される。

そのため、一般にSiO.、SiN、W裏などが 用いられる。

- 又、ゲート絶禁ੂ関の特性として
- ① 絶縁射圧が十分であること。
- ② 再始品すべき半端体層の物質とスレが良いなど半準体層と、良い界面が出来ること。 が要求される。

そのため、SiO。が最も一般に使われている。 (発明が解決しようとする震変]

レーザ履射の保護頭、ゲート能動類はそれぞれの目的に合せ、その材料及び間の厚さが使われている。そのため、間の形皮は別々のプロセスで行われている。その結果、プロセス放が多いことにいれている。そのは果、プロセス放が多いことに において、手導体層の遺瘍やエッチングによる汚染などの両層があった。

本掲号の目的は、保護観とゲート総数画を同一 類にすることによって、プロセス数を任故し、又 係種頭のエッチング工程をなくすことによって、 市な平本体一地乗頭外面を持ようとすることで おる。

本発明の他の目的は、適切に腹の厚さを選択することによって、光度射の効率を最高に保ちなから、財圧力を持つゲート絶縁頭を得ることにある。 〔震廻を解決するための手度〕

上記目的を連成するために以下の手段を用いた。 すなわちアニールすべき半準体限度の上に130

0 人以上、1700人以下のシリコン酸化膜を形成しゲート絶象膜として使われる。

以下、本発明の作用について説明する。

 辛毒体 - 箱繳 譲界面にはエッチングによる很多が 入るだけでなく、再度、不越物が取込まれること になる。したがって、キャリアの移動度は減少し、 トランジスタのじきい電圧は増加する。

レーザ光が酸化シリコン園を適して、手導体器 に展別連すれる際に、干渉効果によって、半導体用 日別連する 見 数で 強度は ある。この干渉効 光学成 日 対力の 彼兄シリコンと平準体調の光学成数 及び酸化シリコンの厚さに 依存する。

被長308mmの光を繋に盤底に駆射する場合、 最化シリコンの厚さ(d)と半準体態表面に列達 すする光の強度(T)(シリコン偏の透光率)と の間、第2関に示すように次のような関係がある。

Tが最大になる条件は: d = 5 2 0 × (1 + 2 N) 人,

N = 0 , 1 , 2 ,...

てが最小になる条件は:

d = 1 0 4 0 × 人, N = 0 , 1 , 2 , … すなわち、酸化シリコン酸の厚さ (d) が 5 2 0 人, 1 5 8 0 人, …の時、最も先度対の効率

發聞平2-224253(**3**)

が思いである。又、計算の制度を考慮に入れたら、 それぞれ、500Å<d<750人及び、130 O人<d<1800人の範囲になる。

- 一方、多結晶シリコンで構成されるTFTの場 合. ゲート電圧は約10~50Vである。この電 - 圧で絶象破壊を起こさせないためにはゲート絶象 盛を1200人~1700人の強化シリコンにす ればよい。しかもしきい電圧はさきほど上昇しな いで姿むことが分かった。

以上によって、光照射保護膜とゲート絶縁膜の 共通課として、酸化シリコンを1500± 20 0人、シリコン膜の上に形成し、その上から30 8amのレーザ光を照射し、ゲート膜を設ければ、 保護線とゲート絶象膜の良法の機能が得られる。 又、保護膜とゲート絶象膜を一つの間にすること によって、プロセスを1つ低減出来る。

(実施例)

以下、本発明の一実施例を第1回により説明す る。第1回に示すように、歪点580℃のガラス 基板 (1) の上に、LPCVD法により、約15

○○人の厚さのアモルファスシリコン値(2)を 堆積させた後、このシリコン質をホット。エッチ の工器によって、島切った、このシリコン寮の上 にAPCVD法により歳化シリコン膜(3)を1 5 6 0 人デポした。この幾化シリコン譲(3)の 上から波長308mmのエキシマレーザを300 m J / o m ^a の強度で照射し、アモルファスシリコ ン謀(2)をアニールした。この廢第2回に示す ように、アモルファスシリコン膜上の酸化シリコ ン底の厚さが1300七人以上、1800人以下 であれば、レーザ光の透光率が最も良い。このた め、効率良くシリコン臓をアニールできた。

その後、第3因の薄膜トランジスターの斯面接 遺画に示すように、単化シリコン膜3をそのまま ゲート絶縁膜にし、そのゲート電板様にLPCV Dシリコン膜を1000人堆積させる(34)。ホ ト、エッチ工程によって妻子郎を形成し、イオン 打ち込み法によりP(リン)を30kgVのエネ ルギーでS×10°のドース量を与える。その上に キャッピング膜(35)を1000人形成した物。

600で,24時に於て,ソース(31),ドレ イ〔32〕 領域の不解物活性化を行う。その後、 A 1 配線 (3 6) し、透明電極 I T O を地積させ る。ホトエッチ工程によって波鼻ディスプレイ様 TFTを形成する。

上述した実演例では、風射光の波長は308mmとし たが、それ以外の彼長の光の場合も本発明は使え る。たとえば、波長が248.4 11mの 2 ェ F レ ー ザの場合。最適酸化シリコン膜の厚さは1200 A以上1400人以下である。

さらに、上近突進例では、再結晶すべき半速体 層(2)をシリコン膜としたが。それ以外の任意 好適な材料の半導体層としても良い。

[発明の効果]

本発明によれば、レーザ風射保護園とゲート絶 豊威を再一度にすることが出来るので、 プロセス の低減が出来る。


又,レーザ原射保護頭のエッチング工程をなく したことによって、この工程によって起こる半速 体層の損傷、汚氧の起こる可能性がなくした。

さらに、光の干渉効果を利用して、酸化シリコ ン膜の厚さを1300人以上、1700人以下す なわち、光の遊光率の最も良い厚さにすることに よって、光照射エネルギーを最大限に利用するこ とが出来る。

4 . 図面の簡単な説明

第1回は本発明を示すシーザ度針時の半準体を 構成する裏の新面図である。第2回はシリコン裏 上に形成される酸化シリコン (SiO。) 頭の浮さ とその腹を連過する波長308mmの光の透過光 強度の関係を示す図である。第3回は本発明を応 用した一実施例(TPT)の新面構造図である。 2…保護膜、ゲート絶縁膜となる酸化シリコン護 . 4 … レーザ光. 3 4 … ゲート電腦膜


第2回




図面の浮音(内容に変更なし)

1- ガタス基板 2- シリコン膜 3-- 酸化シリコン膜 4-- レーザ 光

. . .



第 3 国



31… ソース 32… ドレイン 33 - ケーンネル領域 14… ゲート金融展 35… バジベージン展 36… ナルミ曼 径

手 鏡 捕 正 書(方式) 平 ま・1 _平 5 _川 26

特許庁 長 官 吉 田 文 数 級 事件の 表示

足 明 の 名 炊 専業半導体装置の製造方法

増正をする者 事件との関係 特許出類人 ス 年1888 年よ会社 日 立 製 作 所

42993 g

湖 正 の 内 な 顕常に最初に繋付した製画の券 ・別級のとかり (内容に変更なし)